扔给设计师更多的可制造性设计(DFM)信息不是可行的方法，IBM EDA总监Leon Stok在电子设计流程 (EDP)研讨会上表示。他抛出了受限制的设计规则(RDRs)概念，呼吁业内制定新的“约定俗成”的CAD方法论。

Stok开场白演示了一张关于在45纳米和32纳米节点代工和设计费用的表格。在45纳米，代工费用预计为30亿美元，研发费用24亿美元，掩膜费用900万美元。但是，Stok 表示引起“有趣的危机”的是，每枚芯片2000万到5000万美元的设计费用。

RDR有助于将设计规则拉回到更易管理的数量上来。他还指出，没被明显禁止的每件事都是允许的，每条设计规则需要以“复杂和不可预测的最坏情形”来进行验证。

“我们能否拥有一个约定俗成的CAD方法论，它能提供一个方法和一套准则，给设计师想要的东西？”Stok问道。这种方法将令设计师“规定”期望的设计特性，然后下游的“elaboration”流程将满足与特定制造工艺相关的要求。

他以IBM用于定制设计的方法L3GO为例进行了对这种方法论进行了描述。它提供基于字符轮廓的描述方法来视觉化设计师的意图。然后利用 elaboration (精炼)来选择适当的解决方案，并促成更深的建模，以改进技术定义和自动化。

有了这种方法，Stok表示：“我们可以让CAD工业回到最佳状态中来，提高设计师的生产率。每次设计效率提升都发生在对设计师隐藏信息，而不是扔给他们更多信息的时候。”

来源：电子工程专辑